ホームページ Diary2014/10-D 前の日記へ 日記メニュー 次の日記へ


10月25日:アナログシンセサイザの製作 (40)

 チャタリング防止回路を組み込んで、ADSRは完成しました。バラックで組んでOKだったのでそのまま入れたのですが、やはりというか問題があり、修正が必要でした。自分で考えた部分は、なかなか一発では動作しないですね・・・。

 本日時点での進捗状況を表にまとめました。明日どの程度進むか次第ですが、今月中の完成は少し厳しそうです。なお、ケースについては加工用工具をこちらで揃えるのはちょっとという事で、年末に設計して来年正月に帰国した際に作ろうかと考えています。

ブロック 回路設計 基板設計 部品購入 基板作製
Power Supply 100% 100% 100% 100%
VCO 100% 100% 100% 100%
LFO 100% 100% 95%* 95%
ADSR 100% 100% 100% 100%
NG 100% 100% 100% 100%
MIX 100% 100% 100% 100%
VCF 100% 100% 100% 0%
VCA 100% 100% 100% 0%

  *:Delay用LED-CdSフォトカプラ入手先見つからず、日本にて購入予定。

10月26日:アナログシンセサイザの製作 (41)

 本日はVCAの作製を行いました。まだ完成にはいたっていませんが、動作は問題ない模様です。

10月27日:アナログシンセサイザの製作 (42)

 VCFのトランジスタラダーに使用するトランジスタの選別を行いました。以前も書きましたが、トランジスタのC-B間をショートして抵抗を介して電圧源とつなぎ、その際のVBEを測定する簡単な方法です。結果として想像以上にバラツキが少なく、30個測定してなんと±1mV以内に収まりました。全く問題なく使えそうですね。

10月30日:アナログシンセサイザの製作 (43)

 ほぼ完成していたVCAを完成させました。さて、残りは最後のVCFだけです。

10月31日:アナログシンセサイザの製作 (44)

 最後のボードであるVCFの作製に取り掛かりました。本日は部品の実装まで進みました。

前の日記へ   日記メニュー   次の日記へ   ホーム